当前位置：首页 > 技术先锋
DSP的汇编程序优化方法及实例分析
发布时间:2017-11-24 阅读：次 [打印文章] [关闭窗口]1 引言
数字信号处理器(DSP)相对于模拟信号处理器有很大的贴片电感优越性，表现在精度高，灵活性大，可靠性好，易于大规模集成等方面。随着半导体制造工艺的发展和计算机体系结构的改进工字电感，数字信号处理器的功能越来越强大，对信号处理系统的研究重点又重新回到软件算法上，而不再像过去那样过多地考虑硬件的可实现性。随着DSP运算能力的不断提高，能够实时处理的信号带宽也大大增加，数字信号处理的研究重点也由最初的非实时性应用转向高速实时应用。
目前大多数DSP虽然都支持C语言编程，但是在实际工程应用中，最常用的方法是用C语言编写流程控制。搭建工程框架，具体的算法模块及比较耗时的功能模块还是采用汇编语言来编写。这是因为C语言虽然具有易读性、可移植性等优点，但是它不便于对系统硬件资源的直接控制，无法发挥DSP自身的特点，无法充分利用DSP系统结构中有限的资源。特别是在硬实时性系统中，用汇编语言进行编程可利用DSP自身硬件结构的特点对汇编程序进行优化与精简，往往能够使一些复杂的算法和功能模块在实时性方面取得非常好的效果。
2 汇编程序优化
DSP的种类繁多.各类DSP都有其自身的硬件特点，而对DSP汇编程序进行优化的过程就是根据程序自身特点充分利用DSP硬件资源一体成型电感的过程。因此，具体到不同的器件.其优化方式也不尽相同。目前比较流行的大多数DSF，都支持程序并行和软件流水，本文从这二方面出发,概括归纳出对汇编程序进行优化的一般方法。希望能够在对不同DSP汇编程序优化的过程中提供一些思考方式上的切人点。为了易于说明,笔者提供了一些实例，这些例子均是用AD公司TSl01系列电路的汇编语言编写的。
2.1 加强程序并行
程序的并行是汇编优化的关键。但是，在开始进行任何优化之前,必须了解从何处着手，首先了解瓶颈在何处。软件的某些部分可能只执行一次(初始化)或者只执行少数几次，费尽心思优化此部分代码并非明智之举，因为获得的整体节省效果是微乎其微。对程序的优化应将主要力量集中在最为费时的部分。
(1) 循环展开达到并行差模电感器
通过对大量DSP程序的研究.可以发现整个程序比较耗时的部分往往是在1个或几个大的循环中。这些循环部分又往往可分为取数、处理、储存处理结果3个顺序执行的步骤，这3个步骤有明显的时间先后关系.只有取了数才能处理。处理后才能存储结果,这种时间上的相互依赖性为程序的并行带来了非常大的困难。
循环展开是最常用的一种优化技巧。1次循环处理过程中的各语句是具有很强的时间先后顺序的,但是在连续2次循环过程中的各种语句却是相互独立的,它们是以相同的语句处理不同的数据。因此可以采用将循环次数减半,每2次(也可以是3次、4次等,应根据具体情况来确定，同时循环次数要做相应改变)循环合并为1次循环过程的方法来使程序并行,提高效率。
例1是一段对图像进行二值化的代码的主要部分.是一段2次的循环,并未经过优化;实例2是将其循环展开,2次循环过程合并为1次循环的代码段(这里假设其每行像素个数为偶数，如果不为偶数只需在内循环外额外处理一个像素即可);实例3是循环展开并进行优化精简后的代码段。这3段代码均用TSl01的汇编语言编写，其中j4指向待处理的图像;i5指向处理后的图像;xrO、xrl分别为图像行、列个数;xr2为二值化的阈值，像素灰度值大于或等于该值的使其等于该值，而像素灰度值小于该值的设为零。
实例1：
lcO=xr0;;
_Picture_Segment_O深圳电感器utter_Loop：
lcl=xrl：：
_Picture_Segment_Inner_Loop：
/*取图像各像素点*/
Vishay新款Qi标准无线充电线圈可节省系统空间 日前，Vishay Intertechnology, Inc.（NYSE 股市代号：VSH）宣布，推出新的采用铁粉材料的 A11 型无线充电发射线圈 ---IWTX-47R0BE-11 6.3μH。该线圈符合 WPC（无线充电联盟）标准，适合
WH31型智能矿浆浓度仪的设计摘要：矿石矿浆的浓度和细度是选矿时重要的参考指标和判断依据。在采矿应用中，准确及时地检测出矿浆的浓度以及矿石的比重对后续的磨矿和浮选等一系列作业有着至关重要的意义。研制的WH31型智能矿浆浓度仪基于张
智能交错—实现高效 AC/DC 电源的先进 PFC 控制交错是一种特殊的并联方式，即在两个或多个功率级 (通常称之为相位或通道) 之间存在独特的相位关系，为了保持两级设计所拥有的全部纹波电流消除优势，必须让各个通道彼此间相差180°同差。由于每个通道都是针
