当前位置：首页 > 知识园地
基于TSI578的串行RapidIO交换模块设计
发布时间:2015-08-31 阅读：次 [打印文章] [关闭窗口]摘要：RapidIO互连构架是一种基于可靠性的开放式标准，可应用于连接多处理器、存储器和通用计算平台。Tundra公司的TSI578是第三代交换机芯片，可支援串行RapidIO的处理器与周边设备互连。文中简要介绍了基于TSI578芯片的RapidIO交换模块的设计原理和实现方法，并对一些关键技术进行介绍。
关键词：RapidIO；TSI578；交换模块
0 引言
RapidIO互连构架作为一种基于可靠性的开放式互连协议标准，以其高效率、高稳定性、低系统成本等特点，可为通信系统各器件间提供高带宽、低延时数据传输的解决方模压电感案。同时，它还拥有支持点对点或点对多点的通信能力，并支持DMA操作和消息传递，同时支持多种拓扑结构，因而可为数据处理性能的稳定快速提升提供强有力的保障。Tundra公司的TSI578是第三代交换机芯片，可支援串列RapidIO的处理器与周边设备的互连。该交换芯片可支持80Gb／s的聚合带宽。借助TSI578系列交换机，用户可用较低的成本开发出功能强大、性能卓越的系统。T-SI578可为设计人员和架构工程师提供极强的伸缩性。
如何设计基于RapidIO接口的高速电路的信号完整性性能是关键问题，因此，本文在介绍TSI578硬件设计的基础上，也简要说明了高速电路板的设计方法，并给出了SRIO信号的眼图。
1 硬件设计方案
本系统的硬件实现框图如图1所示。该平台以TSI578芯片为核心，同时集成了2片FPGA和一片CPU。其中TSI578可提供8个4X模式的SRIO端口，CPU和2个FPGA分别连接到TSI578的其中一个4X端口上，并通过SRIO实现互连，以对外提供4个4X SRIO接口用于与背板之间的数据交换。由于TSI578的应用设计方法是本文侧重介绍的内容，因此，下面主要介绍该交换芯片的硬件应用设计方案。
1．1 SRIO交换器件
TSI578交换机芯片具有非常高的应用模压电感伸缩性，可广泛应用于联网、无线与视频基础架构等领域，因此，设计者可以充分利用配置选件来有效地管理电源需求，从而进一步提高性能。TSI578可灵活地支援多达8个4x mode或16个1xmode的埠，每个埠可配置为1．25Gb／s、2．5Gb ／s或3．125 Gb／s。而且交换机的所有埠完全独立，可支援各种宽度与大功率电感速度配置。
TSI578具有以下特点：
◇伸缩性极强，灵活的埠可支援各种埠宽度与速度，并可提供适用于网状、光纤与集成系统的单一解决方案；
◇有群播功能线绕电感，可改善分散式处理性能；
◇有通信流监控功能，可提高性能与光纤管理功能；
◇增强的SerDes可最大限度地降低功耗。
1．2 TSI578供电设计
TSI578芯片需要3种电源，其中内核供电电压为1．2 V，I／O供电电压为数字3．3 V，SERDES供电电压为模拟3．3 V。由于本模块没有对噪声比较敏感的音频和射频等模拟电路，故可以采用DC-DC电路来减少功耗。设计时可选取凌特IXM4600模块来分别产生3．3 V和1．2 V。该模块具有高转换效率、简单的外围电路、更小的封装、低纹波电压等特点。需要说明的是：TSI578芯片对于上电、断电时序有着严格的要求，上电的顺序依次为1．2 V、数字3．3 V、模拟3．3 V，断电的顺序依次为模拟3．3 V、数字3．3 V、1．2 V。本设计采用Intersil公司的ISL6123来控制TSI578芯片的上电时序，ISL6123芯片通过在相应的引脚连接不同容值的电容可控制输出加电控制信号的时间。
1．3 时钟设计
TSI578芯片需要3个时钟源，其中一路156．25MHz差分对时钟输入(S_CLK_p／n)用来控制信号的传输速率，另一路100 MHz共模时钟信号(P_CLK)用以控制TSI578内部寄存器的访问。另外，由100 MHz的高稳晶振产生的时钟信号经过驱动芯片后，其中一路可提供P_CLK时钟，另外一路经过AD9516芯片产生所需的差分时钟信号S_CLK_p／n。RapidIO数据的传输波特率可通过管脚，分别设置为1．25G、2．5G和3．125G。
1．4 复位设计
外部复位信号在输入后，可与手动复位信号一起作为逻辑门的输入，逻辑门的输出连接至FPGA的复位控制管脚，从FPGA产生的复位信号可直接提供给TSI578以及其它芯片作为复位输入。
2 基于信号完整性的高速电路板设计
对于高速电路板来说，信号完整性问题是非常关键的一个问题。信号完整一体成型电感器性设计包括两个方面，一个是原理图中的信号完整性设计，另一个是PCB中的信号完整性设计。在原理图设计中，主要考虑反射和地弹效应。对于以上两个效应的处理，可分别采用阻抗匹配和去耦电容两种方法进行处理。为了更好的解决信号完整性问题，通常只局限于原理图设计是远远不够的，更多的工作还在PCB的设计中。PCB中的信号完整性分析包括布线前仿真和布线后仿真，前仿真是指在PCB布局、布线之前，对原理图中的高速信号进行仿真，以考察信号在虚拟的叠层结构与布线参数下的传输效果，帮助设计者优化出一套适合当前电路的PCB叠层结构、布线阻抗与高速设计规则(线宽、线长、间距等)。后仿真则提供批处理仿真功能，它对PCB进行整板或关键网络进行交互式仿真分析，输出精确的信号波形、电磁辐射频谱或眼图，设计者可以修改布线参数后再仿真，从而发现并改善不合理的布线。本设计中的SRIO信号是关键的高速信号，根据PCB仿真结果设计出的PCB叠层结构和设计规则如表1和表2所列。为什么这种常用芯片就是找不到?输入电压1~1.5V输出8V左右,
多处理器内核的三种设计方案下面是对采用当前开发工具和硬件直接实现多内核系统的三个简单模型的概述。这些多内核设计模式不是一个为了严格定义一个系统的刚性模型，而是针对思考和探讨关于系统实现宏伟蓝图的初始点，以及规定了一套通用术语以
DSP的双电源解决方案DSP的供电电路设计是DSP应用系统设计的一个重要组成部分。TIDSP家族（C6000和C54xx）要求有独立的内核电源和I／O电源，如TMS320VC5402，它的内核电压是1．8V，I／O电压是3
