(2)次级分成两个带中间抽头的绕组,每个绕组13匝(图1中的n3,n4和n5,n6),且n3,n4和n5,n6这两个带中间抽头的绕组并联绕制,这样耦合效果最好。
4 输出滤波电路的设计
共模电感图1所示的整流滤波电路中,绕组n3和n4经V1和V2以及L1,C1整流输出65左右直流电压,并完成第一级滤波;同一体成型电感器样n5和n6经V3和V4以及L2,C2完成同样的功能;R1、C3和V5组成第二级低通有源滤波电路,其中V5串联在输出电路中形成源极跟随器,并通过R1和R2组成的比例器来设置工作点。
L3和C5,C6组成共模滤波器,主要滤除开关器件的开关尖峰引起的高频共模噪声。
根据公式(2)计算L1,L2的电感量:
式中:Vo为输出电压,单位为V;T为工作周期,单位为s;Io为额定输出电流,单位为A。
输出滤波电容C1,C2依据式(3)计算:
式中:Iout(max)为最大输出电流,单位为A;f为工作频率,单位为Hz;Dmin为最小工作占空系数;Vripple(p-p)为输出纹波电压峰-峰值,单位为V。
5 仿真与实验结果
输出滤波电路的仿真电路如图3所示,仿真结果如图4所示。第一级LC滤波电路不同的参数组合,可以得到第一级滤波的不同效电感器hs编码果,如L1选择1 mH,C1选择50 μF。仿真结果第一级滤波输出电压噪声为68 mV;如果L1改为500μH,C1选择50 μF,则第一级滤波输出电压噪声为800 mV,但可以通过调整第二级有源低通滤波参数,达到最终要求的纹波电压值。电路最终实测结果为16 mV,如图5所示。
基于流水线技术的并行高效FIR滤波器设计摘要:基于流水线技术,利用FPGA进行并行可重复配置高精度的FIR滤波器设计。使用VHDL可以很方便地改变滤波器的系数和阶数。在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势。数字滤
基于AT32UC3A EVK1105设计的32位MCU开发技术AT32UC3A是完整的系统级芯片微控制器,采用VR32 UC RISC,工作频率高达66MHz,设计用于对成本敏感的嵌入式应用,特别是低功耗,高代码效率和高性能. AT32UC3A还集成了闪存和SR
简述VME总线原理及应用 VME总线原理及应用诞生于25年前的VME(VersaModuleEurocard)总线是一种通用的计算机总线,结合了Motorola公司Versa总线的电气标准和在欧洲建立的Eurocard标准的