当前位置：首页 > 行业资讯

基于FPGA的超声波信号处理研究

• 功率电感器摘要：为了降低超声波流量检测过程中噪声对检测精度的影响，采用FPGA器件构建了FIR滤波器，并提出一种新颖的查表法替代滤波器中的乘法运算。试验结果表明，该滤波器设计方法显著降低了FPGA的片内硬件开销，提高了滤波器的运算速度，并具有良好的降噪效果。
  关键词：超声波；信号；FPGA；FIR滤波器
  
  0 引言
  在超声流量检测过程中，由大功率电感贴片电感器于环境噪声使得流量检测的精度收到了严重的影响。目前多采用软件滤波的方法，对采集回来的声波信号进行数字处理，以提高检测的精度。此类方法对硬件处理器的运算能力要求较高，而且会影响检测的实时性。随着微电子技术的不断进步，FPGA的容量和处理速度已有了飞跃性的提高。特别是在数字信号处理方面，其性能已经超过了某些专用的信号处理芯片。本文在的超声波流量检测信号采样处理电路中，采用FPGA实现了声波信号的高速缓存和FIR滤波器，不仅达到了预期的消噪效果，而且提高了系统运行速度和集成度。下面将介绍FIR滤波器的具体实现过程。
  
  1 数字滤波原理与设计
  FIR数字滤波器的特性可以用它的系统转移函数或差分方程来描述。一般地，线性是不变离散系统的差分方程，可表示为：
  
  
  式中：zr，pk分别为H(z)的M个零点和N个极点，它们由系统的形式和各系统参数ak，br所决定。FIR滤波器都是非递归形式的滤波器。
  
  此系统的输出只与输入x(n)，x(n-1)，…有关，而与系统过去的输出y(n-1)，y(n-2)，…无关，此即非递归滤波器。
  滤波器设计采用Matlab中的FDA Tool计算带通滤波器系数。滤波器采用Kaiser窗函数设计，采样频率为40 MHz，窗上下截止频率分别为3 MHz和7 MHz。由此得到的滤波器系数为：
  
  
  2 FIR滤波器的FPGA实现
  由式(4)可知，FIR滤波器的数学表达式就是卷积运算，也就是做乘加运算。例如，一个M阶的FIR滤波器的输出是输入样本的M个依次值的加权和，加权系数就是此滤波器的单位冲激响应值。对于上节设计的10阶线性FIR滤波器，可以得到：
  
  这样，10阶FIR滤波器的结构可以描述为：输入样本x(n)经过10阶移位寄存器延迟后得到10个具有不同延迟的抽头，将对称的抽头值相加后再与工字电感器相应的权系数相乘，5个乘积相加就得到滤波器的输出值。滤波器结构如图1所示。

  

  
  滤波器抽头与权系数之间存在着乘法运算，在硬件实现中乘法运算是相当复杂的运算，不仅占用大量硬件资源，而且运算速度较慢。为了提高运算速度，在此利用FPGA逻辑单元(LE)中的查找表实现替代乘法运算的查表运算。为了说明方便，在此以4阶滤波器为例，数据为2位的二进制整形。设a(1)=01，a(2)=11，h(1)=10，h(2)=01，权系数与抽头之间的乘加运算如图2所示。

  

  
  图2中，P1(n)为抽头低位与权系数的乘积结果，P2(n)为抽头高位与权系数的乘积结果，在此称之为单位积。常规的计算顺序是先将P1(n)和P2(n)的对应项在垂直方向上移位相加，所得结果再进行水平方向上相加。但是从图中可以看出，先将P1(n)和P2(n)在水平方向上相加，然后再进行垂直方向上移位相加，所得的结果是一样的。第二种顺序中，P1(n)和P2(n)是h(n)和a(n)的某个比特位的乘电感位移传感器积，而对于设计好的FIR滤波器h(n)是固定的，这样就可以通过a(n)某比特位的组合来查表求出P1(n)或P2(n)，并在水平方向上实现求和。如表1所示，a1(n)表示a(n)的低位功率电感组合，单位积P1表示相应的权系数和。

  基于DSP芯片TMS320LF2407的人机界面设计 笔者采用TMS320LF2407作为系统的控制芯片，通过选择合适的液晶显示模块在3V电平构建了一个低功耗的中文人机界面。此中文人机显示界面是以TMS320LF2407为核心的运动控制系统中的重要组成

  美国印刷高等教育现状美国作为世界上高等教育最为发达的国家之一，其Ell,B0教育起步较早，可追溯到美国南北战争(CivilWar)后初期。1860～1920年是美国高等传媒教育发展的第二个重要时期。1869年，华盛顿

  设计医疗设备开关电源的关键随着医学电子技术的高度发展，医疗设备的种类也越来越多，医疗设备与现代医疗诊断、治疗关系日益密切，任何医疗设备都离不开安全稳定的电源，且大部分为开关电源。在日常诊断与治疗过程中往往会遇到设备因电源故障而

   1/2    1 2 下一页 尾页

上一篇：4W调频发射机的布局设计

下一篇：智能LED照明系统设计流程探讨