该系统的功能实现如下:由Nios II处理器1完成原来由ASIC完成的数字上、下变频处理,可通过调用直接数字合成器DDS(Direct Digital Synthesizer)IP模块来实现;Nios II处理器2主要完成调制/解调工作;Nios II处理器4主要完成编码/解码工作;Nios II处理器3用来替代原系统中的GPP完成系统参数的动态配置、人机交互界面、电台管理和控制以及系统中Flash配置内容的在线更新工作。其中,Nios II处理器1、2、4都采用Nios II/f高速型32位内核; Nios II处理器3采用Nios II/s标准内核。此外,利用PCI IP核在FPGA中增加了32 bit的PCI Slave总线接口,省去传统方案中所需的1块专用PCI接口芯片;加入了以太网IP核,配合外部以太网PHY接口芯片为系统扩展了以太网接口,以便支持设备通过网络远程对系统进行配置和管理;增加了SDRAM控制器,为系统外扩了SDRAM存储器,进电感器型号一步增强了系统的数据处理能力。
3 系统的软硬件实现模压电感器
下面就高速数字信号处理部分的硬件选型以及SOPC技术的开发流程、开发工具和编程技术作简要介绍。
3.1 高速ADC和DAC设计
软件无线电要求ADC、DAC尽可能地靠近天线,这需要ADC具有很高的采样率、采样精度和动态范围等特征。本系统的ADC采用BB公司的ADS5520,它具有12位的分辨率,125 MS/s的采样速率;在100 M信号输入情况下,信噪比(SNR)高达69.7 dBFS,无寄生动态范围(SFDR)高达82 dBC;芯片既支持3.3 V的单电压供电,也支持2.3 V的差分输入电压;具有串行编程接口,可对内部寄存器进行编程,使器件工作在不同的状态。
DAC采用BB公司的DAC904芯片,14位的分辨率,165 MS/s的转换速率;可以3.3 V或5 V单电压供电。信号输出端使用截止频率为120 MHz的低通滤波器,以及双端到单端变换电路。
3.2 FPGA的设计
本平台的FPGA器件选用Altera公司的Stratix II FPGA。在Stratix II FPGA中,Altera引入了全新的逻辑单元体系结构——自适应逻辑模块(ALM),以及经过改进的片内TriMatrix存储器和数字信号处理(DSP)模块,进一步提高了性能[5]。根据现有的实验室条件本系统选用ALTERA公司的Stratix II EP2S60F1020C3型号的FPGA,它的主要特性如表1所示。
考虑到在Stratix II系列器件上,Nios II/f内核仅占用1 800个逻辑单元却可以达到超过200 DMIPS的性能,可以计算出前面设计的4个Nios II处理器再加上一些外围接口模块和用户逻辑,总共占用的LE资源不
通过DC/DC转换器稳态建模来教学的方法随着电力电子技术的不断发展及其应用范围的不断拓广,利用全控器件构成的开关变换器得到越来越广泛的应用。为了适应这种变化,各国高校都在电力电子技术的教学中增加了相关的内容[ 1] [ 2]。本文在参考国外
请朋友们帮我看看这个电路,如何实现矩形波转化为此帖出自电源技术论坛
朋友,如何
标题说是“矩形波”,图中标注的是“正弦波”。
你让我相信哪个?另外,各元器件不标注数值。
没有数值,任何“实现”都谈不上。
这个电路可
基于TPS54350型DC/DC变换器供电系统设计1 引言 TPS54350是德州仪器(TI)新推出的一款内置MOSFET的高效DC/DC变换器.采用小型16引脚HISSOP封装.连续输出电流为3A时,输入电压范围为4.5V~20V。该变换器极大地简