当前位置：首页 > 技术先锋

全液晶显示车载交互式信息系统方案

• 2.5 外扩SDIM

  要使液晶屏的显示稳定就需要对液晶屏按时序循环发送显示数据，即进行扫屏操作。一般做法是在存储器内开辟一定空间暂存显示数据，然后将此空间内的数据循环向液晶屏发送。一般微处理器片内的RAM都很小，无法为高分辨率的LCD提供显示数据缓存区，这就需要外扩RAM。

  相比于SRAM，SDRAM存在存取速度慢、需要对数据不断进行刷新及控制信号复杂的缺点；但SDRAM容量一般较大，价格便宜。另外，ADSP—BF536片内带有SDRAM控制器，可以实现SDRAM的复杂逻辑控制，设计者只需要对该寄存器模块正确配置后，就能像访问片内RAM一样访问它，故本系统选用Micron公司的SDRAMT48LC32M16A2作为外扩存储器完成显示数据的暂存。该芯片具有512Mbit的存储容量，最高可达133MHz的时钟频率。

  3 软件设计

  系统软件由FLASH烧写驱动文件、初始化程序和主程序3个独立的程序构成。SPIFLASH烧写驱动文件（BF536一SPI—Programmer_Driver）在ADIDSP集成开发环境VisualDSP++中配置生成，其作用是在主程工字电感序调试完毕后，完成主程序在FALSH中的固化。初始化程序是在调用主程序之前首先调用的一个小程序，相当于BIOS，其作用是完成DSP芯片时钟及部分模块的初始化，使得SDRAM正常工作，并引导主程序的载人。

  主程序是用户根据需求开发并调试通过的应用程序，其完成各外设模块及中断的配置，完成数据的操作及对液晶屏的时序控制。

  3.1 LCD驱动软件设计

  LCD驱动软件的设计包括LCD控制信号时钟设置、BF536PPI模块和DMA模块的初始化3部分。另外，为使画面显示稳定，需要在外扩SDRAM中开辟图像数据暂存空间供DSP循环读写。

  3.1.1 配置控制信号时钟

  ADSP—BF536芯片没有LCD控制器外设，而液晶屏模块LQ104V1DG52具有4个控制信号输入端，分别为CLK、ENAB、Hsync和Vsync，4个控制信号必须满足一定时序要求才能实现LCD的正确驱动。本方案中，LCD的4个控制信号都由BF536的PPI模块提供：PPI—CLK输出接LCDCLK输入；配置BF536FS1／timer0和FS2／timerl引脚为输出，分别接Hsync和Vsync；FS3引脚配置为普通I／O管脚，接LCDENAB，正常工作条件下置低。配置Timer0为PWM输出模式，PWM周期为850个CLK，脉冲宽度为96个CLK；配置Timerl为PWM输出模式，周期为446250个CLK，脉冲宽度为1700个CLK。PWM信号周期及脉冲宽度的确定都是通过查询手册得到的，实际试验证明此配置是正确的。

  3.1.2 BF536PPI模块初始化

  由液晶屏的控制时序可知，ENAB信号置低时，液晶屏在监测到同步帧信号沿后计数104个时钟，然后开始读写有效数据，读完640个行有效数据后等待下广州电感器一个行同步帧信号。这种特性是由其自身的硬件机制决定的。ADSP—BF536的PPI模块有ITUR一656和General—PurposePPI两种工作模式。系统正常工作时，DSP需要从PPI模块把显示数据打出，这里我们配置PPI为General—PurposePPI模式模块。设置PPICOUNT一639，即DSP每行同步帧输出数据量为640；设置PPI～DELAY一104，在PPI发送同步帧信号104个时钟后启动DMA传输，将数据打到数据线上；设置PPI—FS1和PPI—FS2为下降沿有效。

  3.1.3 开辟数据暂存空间

  模压电感电感器生产

  如前所述，为实现液晶屏的可靠扫屏，本方案采用外扩SDRAM的方法，在SDRAM中开辟一定存储空间暂存显示数据，然后将此空间中的数据循环向液晶屏发送。在SDRAM中定义ZONE1和ZONE2两块数据暂存空间，每块大小为640X（480+34+11），单位数据宽度16位。

  定义并初始一个全局变量DatabuferFlag为0作为标志，发送程序查询此标志并根据此标志的值决定发送ZONE1还是ZONE2中的数据。在DSP收到外部中断信号（按键、触摸屏、CAN等）时，DatabufferFlag值改变，DSP向当前存储区内写数据，并将另一存储大功率电感贴片电感器区内数据发送至液晶屏，如此循环。ZONE1包括data—buf、inv—front1、inv—last13个存储区，ZONE2包括data—buf2、inv—front2、inv_last23个存储区，其中data—bufl、data—buf2存储有效发送数据。通过section（”sdram0”）指令定义这些存储区在SDRAM中的起始地址和长度。配置inv—last1、inv—last2DMA中断，即缓冲区中的数据发送完毕后，会产生一个中断。图3为SDRAM中数据暂存区示意图。

  一种新型光伏控制器PWM控制方法在远离电网的偏远地区，太阳能的发电利用光伏控制器、蓄电池组、光伏电池板组成独立光伏发电站，其中光伏控制器是整个电站的核心。光伏控制器的拓扑结构通常有DC/DC型和直通型两大类[1]，DC/DC型又可细

  基于Linux的虚拟试妆系统设计随着社会的进步，人们对自身形象愈加重视，化妆成为女性一门必修课。如何选择合适的化妆品对于不少女性来说是一项难题。近几年针对该问题提出了多种虚拟试妆解决方案。包括通过浏览器进行本地与远程服务器交互方案及

  电源：无输入整流桥的单级PFC变换器摘要：介绍了一种新的单级功率因数校正拓扑，结构简单，成本低，效率高。采用无桥Boost实现PFC功能同时集成半桥DC/DC变换器。分析了其工作原理并给出了仿真电路图和结果，另外还讨论了降低储能电容电压

   2/3   首页 上一页 1 2 3 下一页 尾页