1 TMS320F206的结构特点
TMS320F206采用先进的哈佛结构,它不同于传统的冯·诺依曼(Von Neuman)结构的并行体系结构,其主要特点是将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是两个相互独立的存储器,每个存储器独立编址,独立访问。此外还具有如下特点:
(1)32K×16字的FLASH EEPROM 大大降低了开发成本。
(2)采用100线TQFP的封装技术。
(3)64K字的程序存储空间?64K字的数据存储空间和64K字的I/O空间通过三条并行总线(PBA?DRAB?DWAB)独立操作。所以可以同时访问程序空间和数据空间;在一个指定机器周期内,中央算术逻辑单元可执行多达三次的并行存储器操作。
(4)片上4.5K的RAM 使得芯片可以实现快速的DSP计算,并使大部分运算能够在一个指令周期内完成。
(5)具有丰富的指令集和灵活的寻址方式。
(6)有四大功率电感条流水线操作和九级中断,并且用户可以屏蔽大多数中断,且可通过软件方式灵活控制。
2 定点DSP的定时器
2.1 DSP定时器定时原理
计数器每次减到0时,就在下一CLKOUT1周期产生借位(Borrow),计数器就用各自相应的周期寄存器内容重新加载。当TIM减到0时,或者在定时器控制寄存器(TCR)中重新加载位(TRB)写入1,则PRD(定时器周期寄存器)加载进TIM;同样,若PSC(预分频计数器)减到0,或者在TRB写入1,则TDDR(定时器除数寄存器)的值加载进PSC。当TIM减到0时,它便产生一个借位脉冲,持续时间等于CLKOUT1的周期(tc(c)),该脉冲发送到①外部定时器输出引脚(TOUT);②作为定时器中断信号(TINT)。
定时器的功能框图如图1所示。
工字电感
2.2 DSP定时器的寄存器
4位的TDDR和4位的PSC包括在TCR中。而TIM和PRD是16位寄存器。可以通过读TCR、TIM、PRD得到该定时器和它的计数器的当前状态。
需要注意的是读TIM可获得定时器的当前值,读TCR可获得PSC的值。由于读TIM和TCR需要两条指令,因而PSC在两次读之间可能有减操作,使读数不精确。如果要电感封装求有精确的定时,可以在读此两值之前停止定时器(设置TCR的TSS位为1,就停止定时器;清TSS为0,就重新启动定时器)。
定时器控制寄存器的格式如下:
3 定点DSP准确计算时间
定时器时间的准确计算对高精度地测量一些物理量是非常重要的。当需要定时器计算的时间比较长时,也就是即使向PRD中置FFFFh时,定时器计数还不够,这时就需要利用定时器自身的中断,即TOUT每产生一个脉冲就进入定时器中断服务子程序,利用进入的次数来达到计时的目的。如果假设定时器的周期大功率电感为0.001s(即PRD=1999,TDDR=9),在定时器中断服务子程序中设一个计数器,每进入一次加一个1,再把定时器周期乘以计数器计数就得出定时器的时间。但这种计算是粗糙的,不精确,达不到高精度要求。为此需要补充两点:
(1)当停止定时器时,定时器计数寄存器还有剩余值,必须计算这部分的时间。方法是先停止定时器,再读TIM的值,然后读TCR的值,通过运算获取PSC的值。再按公式(1)计算定时器在最后一次所开销的时间。定时器最后一次开销时间为:
基于FPGA的图形点阵液晶显示模块的应用设计摘要:提出了一种基于FPGA和T6963C模块来控制液晶显示的实现方法。介绍了液晶显示控制器T6963C的性能特点,给出了FPGA与液晶显示屏WG240128B的硬件接口电路、软件设计流程和液晶显示程
[DCDC]这里用什么方法可以帮我解决问题?以上电路,用于驱驱动两个大LED灯.每一个灯的压降是3V两就是6V.大电阻压降也是6V.工作电流是1A
以上电路电阻已经到50W了,但还是很热,.可能有80度.
请问用什么电源IC可以代
基于有限元接触分析的印刷滚筒压力仿真与结构优引言在印刷过程中,图文在印刷压力作用下通过印 刷滚筒之间的滚压接触完成转移。由于承受一定印 刷压力和自身重力作用,印刷滚筒在轴向不可避免 地发生挠曲变形。滚筒体复杂的