当前位置：首页 > 技术先锋
FPGA芯片在高速数据采集缓存系统中的应用
发布时间:2018-07-07 阅读：次 [打印文章] [关闭窗口]
每个三线串口寄存器所需输入的配置数据包括3 bit的寄存器地址和16 bit送入该寄存器的数据，总共需配置8个寄存器，其相关时序图如3所示。
根据以上高速采样相关的三线串口组成情况，可以得到如图4所示的AD配置电路。
图4中各管脚的定义如下：
clk_20m：三线串口时钟输入；
rst：复位；
ad_mode：配置模式；
s_ldn：插件电感器标志信号脚；
s_data：寄存器数据输入；
其仿真结果如图5所示，由图5可见，在ldn上升沿时寄存器数据开始输入，每20个周期读入一个寄存器数据。由此结果，即可知配置正确。
3．2大容量FIFO数据缓存模块
由于采集的雷达信号数据量很大，所以，本系统插件电感器通过Quartus中软件自带的宏功能MegaWizardPlag_in Manager来产生一个64bitx32768-words的大容量FIFO，从而有效地利用了这片FPGA的存储资源。其产生的FIFO模块如图6所示。
图6中，64位数据由ADC的高速数据采样提供，ADC的I、Q两路数据均为16位宽。为了获得更高的速度以及更大的数据缓存量。在数据进入
FIFO之前，可对ADC的采样数据进行数据抽取和拼接，以将两组32位宽的IQ数据拼接成64位宽数据，然后一次送入FIFO中进行缓存。FIFO的wrreq写使能信号由前面提到的视频检测脉冲以及DSP的控制信号共同提供，其中写时钟wrclk与ADC数据拼接时钟同步，读时钟rdclk与DSP时钟同步，FIFO数据出口与DSP总线相连接。
系统的其他配置以及外围接口由于不是本文的重点，在此省略不讲。
在Quartus平台下进行时钟分配、三线串口配置等插件电感相关处理塑封电感，以及信号处理模块综合后，所得到的系统资源使用情况如图7所示。然后再利用VisualDSP++5．0平台读取采样信号数据，并用plot进行绘图，即可得到如图8所示的高速采样结果图。
电感器的用途4 结束语
本文是在参与实际项目的基础上完成的，本系统目前已经应用于某雷达信号处理机中。随着高速器件的开发和利用，数字接收机技术的迅速发展，其信号采集与处理的速度必将更快，处理质量会更好，处理数据量也会更大。凌力尔特推出高压负输出开关稳压器控制器 LTC38 凌力尔特公司 (Linear Technology Corporation) 推出高压负输出开关稳压器控制器 LTC3896，该器件驱动一个全 N 沟道同步功率 MOSFET 级。大多数低至中功率负输出 DC/DC 转
基于DSP的实时震动信号分析处理系统设计1 引言 震动信号分析作为战场传感侦察系统的一个重要组成部分，主要探测地面运动目标的震动信号，对其信号实时分析和处理，并给出相应的识别信号，以判别震动目标类型、数量等信息。为了得到良好的震动信号，并能
用于反激式适配器的多功能PWM控制器 FAN6754当你把几乎任何小型计算或消费电子设备插入电源插座时，便不难发现手中的插头大部分都连接到外部电源(EPS)。EPS是所有小型电子设备工作的必不可少的部分，单单在美国，就有多达15亿个在使用中 (据业界估
