2 外围处理逻辑的设计与实现
2.1 “乒乓”RAM的设计与实现
为了保持数据处理的连续性,这里采用“乒乓”RAM数据缓冲模式,即两组功能能相互切换且长度相同的RAM。它的工作原理是:其中一组RAM在进行储存操作时;另一组RAM进行读取操作,并且读取和存储的速率相同,当进行存储操作的RAM存储满,进行读取操作的RAM被清空时两者被外部控制逻辑功能互换,这样可以使两组RAM能连续不断地对A/D采集数据进行缓冲处理。如图4所示功率电感。
为了提高自相关计算的处理速度,每一组RAM均含有两个完全相同的RAM。在存储时存储相同的数据;在读取数据时其中一个RAM输入地址码从0开始依次读取数据形成序列x(n),另一个RAM在输入地址码加上k后读取数据形成序列x(n-k),然后将两列数列送人乘法器中进行运算完成自相关运算。这样虽然牺牲了FPG绕行电感器A中的存储空间,但是较之于单RAM分时读取数据的操作方式,提高了运算速率(减少2个总线读取周期)。如图5所示。
从式(4)可以看出:存储器输出的第一个数据为第一个记录数据往后延迟k个记录数据。这样就会出现一个问题:在RAM中记录的所有数据不能都用于自相关计算,当RAM1_2读取到倒数第N-1-k个数据时,RAM1_1的数据已经读取完毕,再进行计算均为无效数据(见表1)。
从表1中可以看出:在存储器中存储的N个数值中仅有N-1-k个数据进行了自相关运算,超出这个范围的数据应视为无效数据被舍弃。因此如果N的长度过短或者k的数值过大,存储器中的数据将有相当一部分数据被舍弃,并且随着k值的增加被舍弃的数据量将在整个存储数据量中的比例越来越大;但是由于信号的自相关性随着延迟k扁平型电感增加而降低,在做自相关运算时一般采用较小的k值。为此,如果采用较大的RAM存储器和较小的k值,在一组存储数据中舍弃的数据其实是占比例很小的。例如在k=3的情况下,即延时为3个A/D转换周期,CyclmleⅡFPGA中存储器的最大存储长度为65 536个8 b存储单元,舍弃记录数据为3个8 b,舍弃数据量仅占存储数据量的0.004%,在自相关处理时是能够接受的。如图6所示。
2.2 累加器及1/N相乘单元实现:
如果使用2的N阶次幂数据用作自相关计算,在二进制下可以通过向右移位N个bit位实现除法功能。在设计中采用了2×16个采样数据组成的数组完成自相关计算,其算法具体流程图如图7所示。
3 微处理器的设计实现
嵌入式微处理器的设计包括3个部分:利用SoPCBuilder定制的软核CPU,在Quartus II环境下设计的电路和Nios II编程。
Nios II的软件编程主要基于嵌入式操作系统μC/OS-Ⅱ。μC/OS-Ⅱ是一个完整的、可移植、固化和剪裁的占先式实时多任务核(Kernel)。从1992年发布至今,μC/OS-II已经有上百个的商业应用案例,在扁平型电感40多种处理器上成功移植。其中Altera提供对μC/OS-II的完整支持,非常容易使用。
可提供短路保护的浪涌限幅器 对于包含有大电容量的装置而言,控制浪涌电流成为一大难题。最简单的方法就是将浪涌限幅电阻器与电容器组串联,但电阻器会浪费功率并增加压降。图1所示电路解决了这一难题并能提供其它优势。在启动时,双极型
基于云模型效能评估的Matlab实现 摘 要: 对基于云模型的系统效能评估方法及过程进行了简要的描述,用Matlab代码实现了部分算法,代码经测试均可正确运行。对云模型的研究和应用有一定的推广价值和研究意义。关键词: Matlab;云
有效控制白光LED电流的开关稳压器数年前,制造商们还将自己白光LED而不是暗淡LED的最大正向额定电流设定为20 mA。今天的白光LED可以提供更高的亮度,因此必须工作在更高的偏置电流下。在接近LED最大额定值的大电流工作情况下仍要保