当前位置：首页 > 技术先锋

用集成驱动器优化GaN性能

• 将 GaN FET 与它们的驱动器集成在一起可以改进开关性能，并且能够简化基于 GaN 的功率级设计。

  氮化镓 (GaN) 晶体管的开关速度比硅 MOSFET 快很多，从而有可能实现更低的开关损耗。

  然而，当压摆率很高时，特定的封装类型会限制 GaN FET 的开关性能。

  将 GaN FET 与驱动器集成在一个封装内可以减少寄生电感，并且优化开关性能。

  集成驱动器还可以实现保护功能 简介 氮化镓 (GaN) 晶体管的开关性能要优于硅 MOSFET，因为在同等导通电阻的情况下，氮化镓 (GaN) 晶体管的终端电容较低，并避免了体二极管所导致的反向恢复损耗。

  正是由于这些特性，GaN FET 可以实现更高的开关频率，从而在保持合理开关损耗的同时，提升功率密度和瞬态性能。

  传统上，GaN 器件被封装为分立式器件，并由单独的驱动器驱动，这是因为 GaN 器件和驱动器基于不同的处理技术，并且可能来自不同的厂商。

  每个封装将会有引入寄生电感的焊线和引线，如图 1a 所示。

  当以每纳秒数十到几百伏电压的高压摆率进行切换时，这些寄生电感会导致开关损耗、振铃和可靠性问题。

  将 GaN 晶体管与其驱动器集成在一起（图 1b）可以消除共源电感，并且极大降低驱动器输出与 GaN 栅极之间的电感，以及驱动器接地中的电感。

  在这篇文章中，我们将研究由封装寄生效应所引发的问题和限制。

  在一个集成封装内对这些寄生效应进行优化可以减少该问题，并且以高于 100V/ns 的高压摆率实现出色的开关性能。

   

  图 1. 由独立封装内的驱动器驱动的 GaN 器件 (a)；一个集成 GaN/ 驱动器封装 (b)。

   

  图 2. 用于仿真的半桥电路的简化图  

  仿真设置 为了仿真寄生电感效应，我们使用了一个采用直接驱动配置的空乏型 GaN 半桥功率级（图 2）。

  我们将半桥设置为一个降压转换器，总线电压 480V，死区时间 50ns 时 50%占空比（输出电压 [VOUT] = 240V），以及一个 8A 的电感器电流。

  这个 GaN 栅极在开关电压电平间被直接驱动。

  一个阻性驱动设定 GaN 器件的接通压摆率。

  一个电流源只会仿真一个与连续传导模式降压转换器内开关 (SW) 节点所连接的电感负载。

  共源电感 高速开关中最重要的一个寄生要素是共源电感（图 1a 中的 Lcs），它限制了器件汲取电流的压摆率。

  在传统的 TO-220 封装中，GaN 源由焊线流至引线，而汲取电流与栅极电流都从这里流过。

  这个共源电感在汲取电流改变时调制栅源电压。

  共源电感会高于 10nH（其中包括焊线和封装引线），从而限制了压摆率 (di/dt)，并增加开关损耗。

  借助图 1b 中所示的集成式封装，驱动器接地直接焊接至 GaN 裸片的源焊垫。

  这个 Kelvin 源连接最大限度地缩短了电源环路与栅极环路共用的共源电感路径，从而使得器件能够以高很多的电流压摆率来开关。

  可以将一个 Kelvin 源引脚添加到一个分立式封装内；然而，这个额外的引脚会使其成为一个不标准的电源封装。

  Kelvin 源引脚还必须从印刷电路板 (PCB) 引回至驱动器封装，从而增加了栅极环路电感。

   

  图 3. 不同共源电感情况下的高管接通：红色 = 0nH，绿色 = 1nH，蓝色 = 5nH。

  E_HS 是高管器件的 VDS 和 IDS 在运行时间内的积分值（能耗）。

   

  图 3 显示的是高管开关接通时的硬开关波形。

  在共源电感为 5nH 时，由于源降级效应，压摆率减半。

  一个更低的压摆率会带来更长的转换时间，导致更高的交叉传导损耗，如能耗曲线图中所示。

  在共源电感为 5nH 时，能量损耗从 53μJ 增加至 85μJ，增加了 60%。

  假定开关频率为 100kHz，功率损耗则会从从 5.3W 增加至 8.5W。

   

   

  栅极环路电感 栅极环路电感包括栅极电感和驱动器接地电感。

  栅极电感是驱动器输出与 GaN 栅极之间的电感。

  在使用独立封装时，栅极电感包括驱动器输出焊线 (Ldrv_out)、GaN 栅极焊线 (Lg_gan) 和 PCB 迹线 (Lg_pcb)，如图 1a 中所示。

  基于不同的封装尺寸，栅极电感会从紧凑型表面贴装封装（例如，四方扁平无引线封装）的几纳亨到有引线功率封装（例如 TO-220）的 10nH 以上。

  如果驱动器与 GaN FET 集成在同一个引线框架内（图 1b），GaN 栅极直接焊接到驱动器输出上，这样可以将栅极电感减少至 1nH 以下。

  封装集成还可以极大地降低驱动器接地电感（从图 1a 中的 Ldrv_gnd + Ls_pcb 到图 1b 中的 Lks）。

  降低栅极环路电感对于开关性能有着巨大影响，特别是在关闭期间，GaN 栅极被一个电阻器下拉。

  这个电阻器的电阻值需要足够低，这样的话，器件才不会在开关期间由于漏极被拉高而又重新接通。

  这个电阻器与 GaN 器件的栅源电容和栅极环路电感组成了一个电感器 - 电阻器 - 电容器 (L-R-C) 槽路。

  方程式 1 中的 Q 品质因数表示为：  

   

  在栅极环路电感值更大时，Q 品质因数增加，振铃变得更高。

  这个效应用一个 1Ω下拉电阻关闭低管 GaN FET 进行仿真，图 4 中这个效应的出现时间为 9.97μs，其中栅极环路电感变化范围介于 2nH 到 10nH 之间。

  在 10nH 的情况下，低管 VGS 在负栅极偏置以下产生 12V 振铃。

  这就极大地增加了 GaN 晶体管栅极的应力。

  需要注意的一点是，任何 FET 的栅极上的过应力都会对可靠性产生负面影响。

  栅极环路电感还会对关断保持能力产生巨大影响。

  当低管器件的栅极保持在关闭电压时，并且高管器件接通，低管漏极电容将一个大电流传送到栅极的保持环路中。

  这电流通过栅极环路电感将栅极推上去。

  图 4 在大约 10.02µs 时的曲线变化便是说明了这一点。

  随着电感增加，低管 VGS 被推得更高，从而增加了直通电流，这一点在高管漏电流曲线图中可见 (ID_HS)。

  这个直通电流使得交叉传导能量损耗 (E_HS) 从 53µJ 增加至 67µJ。

   

   

  图 4. 不同栅极环路电感下的低管关闭和高管接通波形：红色 = 2nH，绿色 = 4nH，蓝色 = 10nH。

  E_HS 是高管能耗。

   

  根据方程式 (1)，减轻栅极应力的一个方法就是增加下拉电阻值，反过来减少 L-R-C 槽路的 Q 品质因数。

  图 5 显示的是用一个 10nH 栅极环路电感和在 1Ω到 3Ω之间变化的下拉电阻 (Rpd) 进行的仿真结果。

  虽然栅极下冲被一个 3Ω下拉电阻限制在负偏置电压以下的数伏特内，但是关断保持能力恶化，从而导致更大的直通电流。

  这一点在漏电流曲线图中很明显。

  E_HS 能量曲线图显示出，在每个开关周期内有额外的 13µJ 损耗，与 2nH 的栅极环路电感和 1Ω下拉电阻时 53µJ 相比，差不多增加了 60%（图 4）。

  假定开关频率为 100kHz，高管器件上的功率损耗从 5.3W 增加至 8W，其原因是由高栅极环路电感和高下拉电阻值所导致的直通。

  这个额外的功率损耗会使得功率器件内的散热变得十分难以管理，并且会增加封装和冷却成本。

   

  图 5. 使用 10nH 栅极环路电感和下拉电阻时的仿真结果：Rpd = 1Ω（红色）、2Ω（绿色）和 3Ω（蓝色）。

  E_HS 是高管能耗。

   

  为了减轻直通电压，可以将栅极偏置为更大的负电压，不过这样做会增加栅极上的应力，并且会在器件处于第三象限时增大死区时间损耗。

  因此，在栅极环路电感比较高时，栅极应力与器件关断保持能力之间的均衡和取舍很难管理。

  你必须增加栅极应力，或者允许半桥直通，这会增加交叉传导损耗和电流环路振铃，并且会导致安全工作区 (SOA) 问题。

  一个集成式 GaN/ 驱动器封装提供低栅极环路电感，并且最大限度地降低栅极应力和直通风险。

  GaN 器件保护 将驱动器与 GaN 晶体管安装在同一个引线框架内可以确保它们的温度比较接近，这是因为引线框架的导热性能极佳。

  热感测和过热保护可以置于驱动器内部，使得当感测到的温度超过保护限值时，GaN FET 将关闭。

  一个串联 MOSFET 或一个并联 GaN 感测 FET 可以被用来执行过流保护。

  它们都需要 GaN 器件与其驱动器之间具有低电感连接。

  由于 GaN 通常以较大的 di/dt 进行极快的开关，互联线路中的额外电感会导致振铃，并且需要较长的消隐时间来防止电流保护失效。

  集成驱动器确保了感测电路与 GaN FET 之间尽可能少的电感连接，这样的话，电流保护电路可以尽可能快的做出反应，以保护器件不受过流应力的影响。

   

  图 6. 一个半桥降压转换器（通道 2）中的高管接通时的 SW 节点波形。

   

  开关波形 图 6 是一个半桥的开关波形； 这个半桥包含 2 个集成式驱动器的 GaN 器件，采用 8mm x 8mm 四方扁平无引线 (QFN) 封装。

  通道 2 显示 SW 节点，此时高管器件在总线电压为 480V 的情况下，以 120V/ns 的压摆率被硬开关。

  这个经优化的驱动器集成式封装和 PCB 将过冲限制在 50V 以下。

  需要说明的一点是，捕捉波形时使用的是 1GHz 示波器和探头。

  结论 GaN 晶体管与其驱动器的封装集成消除了共源电感，从而实现了高电流压摆率。

  它还减少了栅极环路电感，以尽可能地降低关闭过程中的栅极应力，并且提升器件的关断保持能力。

  集成也使得设计人员能够为 GaN FET 搭建高效的过热和电流保护电路。

  UHF RFID标签电路设计射频识别(RFID)市场出现强劲增长，2004年其销售额高达17亿美元，2008年预计将达到59亿美元。这种激增的需求受到来自下一代RFID系统的带动，下一代系统将会提供非视距的可读性、改进的安全性，

  英飞凌推出CoolMOSTMMOSFET无管脚SMD封装ThinPA 2014年5月26日——英飞凌科技股份公司今日推出全新的CoolMOSTMMOSFET无管脚SMD（表面贴装）封装：ThinPAK 5x6。
  
   
  
  移动设备充电器、超高清电视和LED灯具都必须满足许多相

  [ADI]凌力尔特的电源芯片适合用于移动电源吗？凌力尔特的电源芯片适合用于移动电源吗？哪款比较适合呢？
  你要做多少A的移动电源？输出多少A？充电多少A?不怕贵就用吧，可以的。
  用凌特的DC-DC做移动电源，怕做出的产品卖不出去呀
  不

上一篇：浅谈对功率因数的误解

下一篇：关于LDO的VOUT旁路电容的ESR