因此,必须根据应用的规格和特性来选择LLC谐振转换器的工作区域。下一节将讨论LLC谐振转换器工作区域的选择步骤。
下谐振工作的设计步骤
图4所示为一个LLC谐振转换器在100%和10%负载条件下的频域增益曲线。图中,fop@10%load和fop模压电感@100%load 为LLC谐振转换器的工作频率,分别是在100%和10%负载条件下调电容电感节最大输入电压Vin,max对应的额定输出电压。Mfr代表谐振频率fr下的增益,是固定的,不随负载变化。如上所述,谐振频率是把ZVS区域划分为上/下谐振工作的关键点。因此,当把Vin,max条件下所需增益设定至大于Mfr,则即使输入电压和输出负载都减小,所需增益也必然不会小于Mfr。这意味着LLC谐振转换器的工作频率小于对应Mfr的fr,故它总是工作在下区域。下面介绍一个LED TV电源的设计步骤。其输入电压由PFC(功率因数校正)提供,最小、额定和最大输入电压分别为350、380和400Vdc,输出规格为120V/1.5A。另外,集成式变压器使用分段骨架,控制器采用的是带有两个MOSFET的FSFR系列器件,这是飞兆半导体专为谐振半桥型转换器而设计的产品。
图4 LLC谐振转换器的频域增益曲线
● 步骤1 选择m和fr,并计算Mfr
利用式2,谐振频率fr下的谐振增益Mfr可由下式求得:
(3)
式3中,m和fr都由设计人员选择。若选择的m值很小,峰值增益增加,且需要较大的Lr。若m值过小,需要外部电感,因为这时要在集成式变压器中获得高值Lr实际上是相当困难的。另一方面,如果选择较大的m值,则峰值增益降低。由于Lr比Lp低,使用集成式变压器十分容易。一般而言,m值在4~7之间是比较合理的。
当m和fr分别设置为6kHz和100kHz时,求得谐振频率下的谐振增益为1.09。
● 步骤2 确定最大增益
利用公式(4)可求出所需最小和最大增益:
Mmin=(Vvirtual/Vin,max)Mfr,Mmax=(Vvirtual/Vin,min)Mfr (4)
式中,Mmin和Mmax分别为最小和最大增益。Vvirtual是对应于谐振频率的有效输入电压。
如前所述,如果谐振电压下的Vvirtual被设定为大于最大输入电压Vin,max,则工作频率将总是低于谐振频率,于是设计出的LLC谐振转换器就会工作在下谐振工作区域。
假定Virtual设为420Vdc并考虑到余裕,Mmin和Mmax可采用式4计算:
Mmin=420/400×1.1=1.16/Mmax=420/350×1.1=1.31
考虑到因负载瞬态和输入电压变化,峰值增益应具有一定余裕,增加10%的余裕是比较恰当的,故合理的Mmax值为1.45。
● 步骤3 确定集成式变压器的匝数比
利用步骤2中求得的有效输入电压Vvirtual和合理的谐振增益Mfr,集成式变压器的匝数比可由式(5)求得:
n=Vvirtual/2(Vout+VF) (5)
式中,Vout和VF分别是次级端二极管的额定输出电压和正向电压降。如果需要调节匝数比n,可回到步扁平型电感骤2,增加或减小有效输入电压Vvirtual即可。在步骤2中,Vvirtual已被设为420Vdc。VF取1Vdc,集成式变压器的匝数比为
n=420/2(120+1)×1.1=1.9
● 步骤4 确定谐振网络
图5 根据峰值增益和不同m值找出正确的Q因子的查找表
利用图5所示的这种查找表,能够根据峰值增益和不同的m值找出正确的Q因子。利用m值和前面步骤中获得的所需最大增益,可在图5中选出正确的Q因子。一旦确定了正确的Q因子,谐振网络的参数就可利用公式共模电感(6)求出。
Cr=1/(2πQfrRac),Lr=1/(2πfr)2Cr,Lp=Lr×m (6)
这里,Cr和Lr分别为谐振电容和电感,Lp为集成式变压器的初级端电感。
在前面的步骤中,m值选为6,考虑到了余裕的所需最大增益Mmax求得为1.45。通过图5找出的Mmax对应的正确Q因子为0.35。当谐振频率为100kHz时,谐振电容Cr为19.1nF。
考虑到出厂电容的标准值,一个22nF的电容就足够了,最后可得Lr=115μH,Lp=690μH。
嵌入式系统电源设计方案本文探讨便携嵌入式系统电源设计的注意事项以及设计中应遵循的准则。这些原则对任何具有强大功能且必须以电池供电的便携嵌入式系统电源设计都是有帮助的。根据本文描述的构造模块,读者可以为特定设计选择合适的器件
基于DSP的变频调速系统电磁干扰问题研究1 电磁干扰(EMI)分析 1.1 电磁干扰的概念及途径电磁干扰产生于干扰源,他是一种来自外部和内部的并有损于有用信号的电磁现象。干扰经过敏感元件、传输线、电感器、电容器、空间场等形式的途径并以某种形
FPGA架构的功耗及影响功耗的用户选择方案 本文将介绍FPGA的功耗、流行的低功耗功能件以及影响功耗的用户选择方案,并探讨近期的低功耗研究,以洞察高功率效率FPGA的未来趋势。功耗的组成部分FPGA的功耗由两部分组成:动态功耗和静态功耗。信号