摘要:介绍LED显示屏的工作原理,提出大屏幕LED图文显示屏控制系统MCU+FPGA的设计方案。单片机系统负责接收和存储上位机LED点阵数据,FPGA控制器完成显示数据的转换、动态扫描并驱动大屏幕LED显示屏。FPGA控制器由VHDL语言编程实现,并在QuartuslI中仿真测试通过。整个系统外围电路简单,易于扩展。
关键词:FPGA;LED;大屏幕;控制系统
引言
目前,市场上的中小规模LED显示系统,一般采用传统的单片机作为主控芯片。对LED大屏幕显示屏来说,由于数据传输量大,要求扫描速度快,而单片机内部的资源较少、运行速度较慢,难于满足系统要求。以FPGA作为控制器,一方面,FPGA采用软件编程实现硬件功能,速度较快;另一方面,它的引脚资源丰富,可扩展性强。因此,用单片FPGA和简单的外围电路就可以实现大屏幕LED显示屏的控制,无需另外设计汉字库,具有集成度高、稳定性好、设计灵活和效率高等优点。
1 系统总体结构
LED大屏幕显示系统由上位机(PC机)、单片机系统、FPGA控制器、电感器生产厂家LED显示屏的行列驱动电路等模块组成,如图1所示。上位机负责汉字、字符等数据的采集与发送。单片机系统与上位机之间以异步串行通信工作方式,通过串行端口从上位机获得已完成格式转换的待显示的图形点阵数据,并将其存入EEPROM存储器。之后通过FPGA控制器,将存储器的显示数据还原到LED显示屏。扫描控制电路采用可编程逻辑芯片Cyclone EP1C6,利用VHDL语言编程实现,采用1/16扫描方式,刷新频率在60 Hz以上。本文着重介绍256×1024的单色图文显示屏的FPGA控制模块。
2 LED显示屏基本工作原理
对大屏幕LED显示屏来说,列显示数据通常采用的是串行传输方式,行采用1/16的扫描方式。图2为16×32点阵屏单元模块的基本结构,列驱动电路采用4个74HC595级联而成。在移位脉冲SRCLK的作用下,串行数据从74HC595的数据端口SER一位一位地输入,当一行的共模电感所有32列数据传送完后,输出锁存信号RCLK并选通行信号Y0,则第1行的各列数据就可按要求显示。按同样的方法显示其余各行,当16行数据扫描一电感厂家遍(即完成一个周期)后,再从第1行开始下一个周期的扫描。只要扫描的周期小于20 ms,显示屏就不闪烁。
空心电感器 256×1024大屏幕显示屏由16×32个的16×32点阵屏级联而成。为了缩短控制系统到屏体的信号传输时间,将显示数据分为16个区,每个区由16×1024点阵组成,每行数据为1024/8=128字节,显示屏的像素信号由LED显示屏的右侧向左侧传输移位,把16个分区的数据存在同一块存储器。一屏的显示数据为32 KB,要准确读出16个分区的数据,其存储器的读地址由16位组成,由于数据只有32 KB,因此最高可置为0。其余15位地址从高到低依次为:行地址(4位)、列地址(7位)、分区地址(4位)。4位分区地址的译码信号(Y0~Y15)作为锁存器的锁存脉冲,在16个读地址发生周期内,依次将第1~16分区的第1字节数据锁存到相应的锁存器,然后在移位锁存信号上升沿将该16字节数据同时锁存入16个8位并转串移位寄存器组中。在下一个16个读地址发生时钟周期,一方面,并转串移位寄存器将8位数据移位串行输出,移位时钟为读地址发生时钟的二分频;另一方面,依次将16个分区的第2字节数据读出并锁入相应的锁存器,按照这种规律将所有分区的第一行数据依次全部读出后,在数据有效脉冲信号的上升沿将所有串行移位数据输出,驱动LED显示。接下来,移位输出第2行的数据,在此期间第1行保持显示;第2行全部移入后,驱动第2行显示,同时移入第3行……按照这种各分区分行扫描的方式完成整个LED大屏幕的扫描显示。
3 基于FPGA显示屏控制器的设计
3.1 FPGA控制模块总体方案
如图3所示,FPGA控制模块主要由单片机与FPGA接口及数据读写模块、读地址发生器、译码器、行地址发生器、数据锁存器组、移位寄存器组、脉冲发生器等绕行电感模块组成。
印刷速度与印刷质量关系的研究实际生产中,常有这样—种现象:印刷速度加大后,操作人员同时要加大印刷压力、加大墨斗辊转角、加大喷粉量等一系列操作,但最终仍然出现印刷品前后质量不稳定,如墨色忽深忽浅
按需印刷的重要意义按需印刷作为全新的印刷模 式,既是对传统印刷的全面超越, 又是对传统印刷的全面补充,开创 了印刷业的新领域和新境界,同时 对出版业发展产生了深远影响,有 着重要的理论意义和现
[开关电源]Mosfet驱动波形求助~~!!!!!我用的是全桥逆变,隔离变压器驱动mosfet,mosfet型号是stw45nm50,隔离变压器之前的驱动芯片是mc33152p,
驱动电阻在750欧时,得到如图一所示波形,还看得过去的方波是在驱动电阻之