共电感元件模电感 E=263×10-6(f2AI)/r
式中:E为印制电路板空间r处的辐射场强;f为印制电路板上的工作电流的频率;A为印制电路板上的环路面积;I为印制电路板上的电流。
由上式可以看出,减小f,A,I均可以降低印制电路板上的电场发射。为了更好地抑制干扰,印制电路板的设计中应考虑以下一些问题:
(1)布线原则:数字信号线和模拟信号线分开,强弱信号分开,直流电源线正交,发热元件应远离集成电路,磁性元件要屏蔽,每个IC芯片的电源端对地端要有去耦电容,引线要短电感器生产厂家;
(2)印制板的大小应适中,逻辑元件相互靠近,与易产生干扰的器件远离。印制电路板的接地线应尽量宽,这不仅仅是因为能减少损耗,而且也能减少线的电感分量,从而减小共模干扰。如果是双层布线或多层布线时应遵循电源和地为中间层、顶层和底层的电线相互正交,尽量少走平行线。
(3)印制电路板上电源输入端跨接10~100μF的电工字电感解电容,对易受电路中干扰信号影响和有暂态状陡峭变化电流的器件,其与地之间接入高频特性好的去耦电容,如RAM,ROM芯片动作时电流变化大,应在每片的电源端加O.01μF的陶瓷电容以旁路高频。
3 软件抗干扰技术
软件抗干扰既 能提高效能、节省硬件,又能解决硬件解决不了的问题。大量的干扰源虽然不能造成硬件的破坏,但却使系统的工作不稳定、数据不可靠、运行失常、程序“跑飞”,严重时可导致DSP的控制失灵、发生严重事故一体电感器。由于故障是暂时、间歇、随机的,用硬件解决比较困难,而软件可借助以下的技术予以解决:
(1)利用陷阱技术防止干扰造成的乱序现象扩展下去;
(2)利用时间冗余技术,屏蔽干扰信号,即多次采样输入、判断,以提高输入的可靠性;利用多次重复输出来判断,提高输出信息的可靠性;重新初始化,强行恢复正常工作,以免I/O的输入输出不正常;查询中断源的状态,防止干扰造成误中断;在不需要的时间里屏蔽中断,以减少因干扰引起的误中断;
(3)容错技术:采用一些特定的编码,对数据进行检查,判断是否因存放受干扰,然后从逻辑上对错误进行纠正;
(4)指令冗余:对重要的指令可重复写多个;
(5)标志法:设特征标志、识别标志,常在内部数据区的保护中应用;
(6)数字滤波技术:主要针对模拟信号受到干扰。
高性能低成本的数字电源管理介绍今天的网络设备设计师面临着开发时间迅速缩短和成本受到严格限制的压力,但是人们仍然期望他们能突破性能限制,并增加功能。越来越多的网络系统功能需要增加ASIC和处理器,而每个ASIC和处理器都需要几种电压
突破新兴高效能电源要求上的限制(图)美国环保署(EPA)的能源之星(Energy Star)计划在2007年7月20日正式开始实施,这是针对个人电脑在不同负载下最低效能要求的规范。同时,它也为其他设备,包括企业服务器、外部电源(使用在如
大同时代的便携产品个性设计启示当充斥了国内手机市场的所谓 山寨机 走向大屏幕、立体声功放、触摸控制,甚至GPS导航和手机电视的时候, 山寨机 和 品牌机 之间的同质化现象越来越严重。手机仅仅是便携产品市场的一个缩影,MP3、PMP