当前位置：首页 > 行业资讯
无线SoC的信号完整性分析
发布时间:2018-02-18 阅读：次 [打印文章] [关闭窗口]廉价消费类无线设备日益增多的功能要求更高的集成度。大型数字IP，如微处理器、数字信号处理器(DSP)或加密引擎，需要与“电源控制、数据转换”等模拟模块和“LNA、VCO、混频器”等射频(RF)模块整合在一起。前者作为入侵源，会产生大量干扰噪声，并散布到整个系统中，最终降低那些最敏感电路(受害者)的操作性能。
整个电气信号完整性(ESI)机制是相当复杂的，它通过电压降、串话和时延影响数字电路工作，同时也会影响模拟电路和射频电路性能。至于后者，影响会更复杂，因为非常小的噪声电平会随时产生戏剧性的影响，而且不仅是伴随在像数字领域中发生的特殊信号转换旁。 大电流电感
总之，影响模拟和射频电路的噪声是由高频运行大电子信号的电路引起的。这些入侵者可以是从电源吸取大量电流的数字、模叠层片式电感器拟或射频电路的任何组合，由于各种物理互连和封装寄生效应的存在而导致相当大的电源反弹。如图1所示，这些寄生效应也能防止悉数收集来自入侵者到片外电路的所有噪声，剩余噪声将通过衬底、互连和封装参数进行传播。噪声注入会发生在各种传导机制上，如衬底偏置连接、来自源-漏结点的电容或金属电容以及完好衬底结点。通过整个系统散布的噪声在通过从互连与封装耦合至RLC寄生效应的RC衬底发送时可以得到进一步滤波。
在应对ESI对模拟和射频受害者影响的所有挑战中，噪声产生和注入的建模难度最大。关键是要同时在时域和频域收集许多电源和衬底电流。图2给出了一个最简单的可能单元例子：CMOS缓冲器。这里得到的结果是一套具体的输入偏移率和输出负载条件。在实际应用中需要在各种操作设置情况下对标准库中每个单元的所有系列品种进行建模。
一方面，目前主流EDA流程(如ECSM)中提供的现成噪声模型只能处理时域中的电源噪声。另一方面，最近考虑模拟/射频影响的公开评论都集中在衬底噪声建模，但并不兼容商用软件的要求。
另外，互连并非主导因素，只是串话媒介，与纯数字应用是不同的。从图3在各种衬底类型情况下做的噪声传播仿真工字电感器可以看出，对模拟和射频应用而言，在1GHz以上通过互连和封装的容性和感性耦合相当重要。
另贴片电感器外，干扰噪声对模拟和射频受害者的影响不只局限于时延，还有从不良偏置到全部性能参数劣化的各种可能，例如LNA噪声指数、VCO上的相位噪声和尖脉冲等，它们要求在时域和频域都建立噪声模型。
图1. 包含ESI机制的无线系统。
图2. 被数字缓冲器注入噪声的例子：(a)输入和输出电压，(b)供电电流和(c)大电流。
图3. 仿真结果显示了噪声通过(a)标准CMOS工艺和(b)非常高阻抗衬底的衬底、互连和封装传播的结果。衬底、互连和封装寄生效应的影响分别取决于采用的制造技术、与所用标准单元相关的设计风格以及系统目标要求，因此更是增加了复杂性。
目前为止只有一个专用软件平台有助于高效地解决ESI问题，它能在设计流程中尽早发现系统弱点，并确定最合适的解决方案。
用于ESI分析的EDA解决方案
现对ESI方面的EDA解决方案的高级别要求总结如下：1)能够建模任何硅片和封装制造技术；2)能对标准单元库进行预表征；3)从早期底层规划到最终版图验证能够统一建模技术以处理复杂IP和整个系统；4)无缝集成进大多数流行的设计流程。
对此，Coupling Wave Solutions(CWS)公司的答案是称为WaveIntegrityTM的软件平台。如图4所示，组成这个平塑封电感器台的所有四款工具都是基于公共抽取和分析引擎。专用于表征制造数据的WaveMapperTM可以抽取必要的参数以精确地建模衬底和互连寄生效应。
请老鸟们帮忙看个电路，电池消耗非常快，LDO输出电本帖最后由lovecat99于2016-3-2512:13编辑
麻烦前辈们给看看电路图有没有问题，我是新手。
用9v电池供电，两个LDO（LP2950，输出5v,最大输出100mA，sipex的），一个给MCU和数码管供电，另追求外观小巧的电机控制设计 在今日空间有限的环境里，设计人员必须为其应用寻找功能丰富、体积精巧而整体效能强大的解决方案，例如微处理器、数字讯号处理器 (DSP) 和模块都是设计人员选择这类组件时可以考虑的对象。小巧精简的微控制
求双向ac-dc，输入220 输出15V的设计方案？？？求双向ac-dc，输入220输出15V的设计方案？？？本帖最后由不亦心于2016-5-3109:15编辑
多大功率？是否隔离？
哪来的220VDC啊
========================
看走眼了，原来是220VAC，看成D2D了
- 上一篇：基于达芬奇技术的数字视频系统设计与实现
- 下一篇：锂亚硫酰氯电池热控制研究现状
