当前位置：首页 > 行业资讯
无线SoC的信号完整性分析
发布时间:2018-02-18 阅读：次 [打印文章] [关闭窗口]调查、修复和验证
不幸的是在生产和测试完成几个月后会在实际硅片上发生这个例子。图12(a)给出了在测试实验室发现的问题总结。
在该图中，画出了采取隔离策略并接近受害模块的噪声电平相对频率的值。从中可以看出，想像中的最佳隔离结构在10MHz以上时出现了故障，并且在100MHz以上时在受害者上的噪声电平接近未受保护模块上测得的值。
如图12(b电感型号)所示的那样，在建模和分析这个设计后的WaveAnalyst输出正确抓住了测量数据引起的隔离问题。在运行RedHat Entreprise Linux 3.0、时钟频率为3GHz的P4处理器和2Gb RA电感器生产厂家M的PC机上分析时间为22分钟。接下来可以用WaveIntegrity后处理工具对故障作进一步调查。在这种特殊情况下，传播形状的可视化提供了快速清晰的解释，如图13所描述的那样。
图13. 在仿真中出现的额外噪声可以通过将受害电路的地与内部焊盘环短路而再现。在这个图形化帮助工具中一体电感，可以看到带不同颜色的每个电源域。与认为衬底是理想的传统电路抽取器相反，只有两个互连图形之间存在金属连接时这两个互连图形才从属于相同的电源网络。因此，如果电源是通过不同焊盘送上芯片的，那么用于偏置特殊单元衬底的金属形状与用于偏置保护环的金属形状将被认为是不同的网络(即使这两个信号可能在片外连接到同一电位)。
在我们的实际例子中，非常奇怪的是可以观察到内部焊盘环和隔离偏置共用相同的颜色。事实上，内部焊盘环用于反馈所有的ESD结构，并承载显著的噪声电平。将这个网络与隔离结构连接在一起会引起许多问题，而不是提高免疫力。
在WaveIntegrity提供解释后，设计就能得到纠正，再用另外20分钟分析时间就可验证隔离电路被恢复到了期望水平，如图14所示。
图14. 在完成WaveIntegrity指导的设计纠正后，新的分析确认受害电路已得到正确隔离。结论
在相同裸片上或电感生产相同封装中组装射频和/或模拟电路时，由于大型塑封电感器数字处理功能等固有噪声模块引起的电气信号完整性(ESI)问题是相当复杂的。问题将经过许多设计阶段，而并不局限于最终的物理实现，因此需要牵涉到众多不同专业水平(系统和模块级的模拟、射频和数字专业知识)的设计师。
总之，WaveIntegrity中的许多后分析工具提供了强大的指南功能，可以在进入成本高昂的生产阶段之前通过高效的假设分析完成ESI问题的检测、修复和确认。工具所具备的自动化程度允许任何设计师都能达到很快的速度，即使他们的专业知识非常有限。另外，在功能仿真中提供的干扰噪声的自动回注提供了数字、模拟和射频设计师之间非常便捷(和受欢迎)的交流通道。
请老鸟们帮忙看个电路，电池消耗非常快，LDO输出电本帖最后由lovecat99于2016-3-2512:13编辑
麻烦前辈们给看看电路图有没有问题，我是新手。
用9v电池供电，两个LDO（LP2950，输出5v,最大输出100mA，sipex的），一个给MCU和数码管供电，另追求外观小巧的电机控制设计 在今日空间有限的环境里，设计人员必须为其应用寻找功能丰富、体积精巧而整体效能强大的解决方案，例如微处理器、数字讯号处理器 (DSP) 和模块都是设计人员选择这类组件时可以考虑的对象。小巧精简的微控制
求双向ac-dc，输入220 输出15V的设计方案？？？求双向ac-dc，输入220输出15V的设计方案？？？本帖最后由不亦心于2016-5-3109:15编辑
多大功率？是否隔离？
哪来的220VDC啊
========================
看走眼了，原来是220VAC，看成D2D了
- 上一篇：基于达芬奇技术的数字视频系统设计与实现
- 下一篇：锂亚硫酰氯电池热控制研究现状
