当前位置：首页 > 知识园地
一套数字音频采集、播放和传输系统的实现
发布时间:2018-06-12 阅读：次 [打印文章] [关闭窗口]TLV320A工字电感器IC23简介
TLV320AIC23（以下简称AIC23）是TI推出的一款高性能的立体声音频Codec芯片，内置耳机输出放大器，支持MIC和LINE IN两种输入方式（二选一），且对输入和输出都具有可编程增益调节。AIC23的模数转换（ADCs）和数模转换（DACs）部件高度集成在芯片内部，采用了先进的Sigma－delta过采样技术，可以在8K到96K的频率范围内提供16bit、20bit、24bit和32bit的采样，ADC和DAC的输出信噪比分别可以达到90dB和100dB。与此同时，AIC23还具有很低的能耗，回大电流电感放模式下功率仅为23mW，省电模式下更是小于15uW。由于具有上述优点，使得AIC23是一款非常理想的音频模拟I/O器件，可以很好的应用在随声听（如CD，MP3……）、录音机等数字音频领域。
AIC23的管脚和内部结构框图如下：
从上图可以看出，AIC23主要的外围接口分为以下几个部分：
一． 数字音频接口：主要管脚为
BCLK－数字音频接口时钟信号（bit时钟），当AIC23绕行电感为从模式时（通常情况），该时钟由DSP产生；AIC23为主模式时，该时钟由AIC23产生；
LRCIN－数字音频接口DAC方向的帧信号（I2S模式下word时钟）
LRCOUT－数字音频接口ADC方向的帧信号
DIN－数字音频接口DAC方向的数据输入
DOUT－数字音频接口ADC方向的数据输出
这部分可以和DSP的McBSP（Multi-channel buffered serial port，多通道缓存串口）无缝连接，唯一要注意的地方是McBSP的接收时钟和AIC23的BCLK都由McBSP的发送时钟提供，连接示意图如下：
二． 麦克风输入扁平型电感接口：主要管脚为
MICBIAS－提供麦克风偏压，通常是3/4 AVDD
MICIN－麦克风输入，由AIC结构框图可以看出放大器默认是5倍增益
连接示意图如下：
三． LINE IN输入接口：主要管脚为
LLINEIN－左声道LINE IN输入
RLINEIN－右声道LINE IN输入
连接示意图如下：
四． 耳机输出接口：主要管脚为
LHPOUT－左声道耳机放大输出
RHPOUT－右声道耳机放大输出
LOUT－左声道输出
ROUT－右声道输出
从框图可以看出，LOUT和ROUT没有经过内部放大器，所以设计中常用LHPOUT和RHPOUT，连接示意图如下：
五． 配置接口：主要管脚为
SDIN－配置数据输入
SCLK－配置时钟
DSP通过该部分配置AIC23的内部寄存器，每个word的前磁棒电感7bit为寄存器地址，后9bit为寄存器内容。具体方法和寄存器具体内容见后。六． 其他：主要管脚为
MCLK－芯片时钟输入(12.288M、11.2896M、18.432M、16.9344M)
VMID－半压输入，通常由一个10U和一个0.1U电容并联接地
MODE－芯片工作模式选择，Master或者Slave
CS－片选信号（配置时有效）
CLKOUT－时钟输出，可以为MCLK或者MCLK/2（详见寄存器配置）DSP与AIC23的连接
设计中DSP采用了TI的C5409，这是一款性价比高，外设资源丰富，耗电量低，处理能力强的16位DSP，在实际应用中较为流行。
C5409有三组可通过寄存器灵活配置的McBSP同步串口，与AIC23的连接主要使用这些串口。
一． 与AIC23数字音频接口的连接
AIC23的数字音频接口支持I2S模式（一种通用的音频格式），也支持DSP Mode模式（专为与TI的DSP连接模式）。两种模式的时序如下图：
I2S模式
DSP Mode模式DSP与AIC23的连接可以采用I2S模式也可以采用DSP模式，区别仅在于DSP的McBSP帧信号的宽度。前者的帧信号宽度必须为一个字（16bit）长，而后者的帧宽度可以为一个bit长，比如在字长16bit（即左右声道的采样各为16bit），帧长为32bit的情况下，如果采用I2S，帧信号宽度应为16bit；而采用DSP Mode帧信号宽度1bit即可。
功率更大、尺寸更小和温度更低的负载点 DC/DC 每一代高端处理器、FPGA 和 ASIC 都因更重的负载而增加了电源的负担，但是系统设计师很少为了符合这种功率增大的情况而额外分配宝贵的系统电路板空间。由于广泛需要更多专用和安装在电路板上的电源，以向
基于TMS320DM270平台的数码摄像机的设计与实现 21世纪是数码时代，数字类消费产品的需求量正在进行着惊人的增长。在这些产品中，视频类产品的比重相当的大，在人们的日常生活中越来越普及。在这些产品中，无论是数码摄像机，还是具有摄像功能的手机，其最核心
消除影响JESD204B链路传输的因素 JESD204B串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。作为第三代标准，它提供更高的通道速率最大值(每通道高达12.5 Gbps)，支持确定延迟和谐波帧时钟。此外，得益于转换器
