当前位置：首页 > 知识园地
一套数字音频采集、播放和传输系统的实现
发布时间:2018-06-12 阅读：次 [打印文章] [关闭窗口]为了与AIC23通信，DSP的串口时钟也应该正确的设置。DSP的McBSP时钟为了减少外围电路通常都选择由内部CPU时钟分频得到，比如在AIC23采样速率为8K的情况下，McBSP串口时钟应为8×32＝256K，这时，DSP工作时钟/256K＝需要设置的分频因子。
需要注意的是，DSP的串口分频因子最大为0xff（256），所以如果采用内部时钟分频的办法，DSP工作时钟不能超过64M。
二．与AIC23配置接口的连接
AIC23的配置接口支持I2C模式，也支持SPI模式。通常比较简单的办法是利用DSP的一个McBSP用SPI绕行电感模式跟AIC23连接。但是有些时候，如果DSP的McBSP串口资源比较紧张（比如需要跟近端RS－232和远端RS－485连接），也可以通过DSP模拟I2C总线与AIC23连接。下面简单介绍这两种方法：SPI时序图如下：
这种模式的特点是只在片选信号有效时锁存进数据。由于也是同步串口，所以通过配置McBSP为Clock Stop Mode（时钟在帧信号有效时产生，其他时间没有时钟信号）可以无缝与之连接。这时，McBSP的帧信号连接SPI的CS信号，时钟和数据信号与SPI一一对应。这种连接只需设置McBSP的寄存器塑封电感，使用比较简单可靠。
I2C时序图如下：
C5409没有I2C接口（TI的C5509有），但是可以利用DSP的GPIO（General Purpose Input/Output）来实现I2C时序。C5409有8个HPI（Host Port Interface）管脚可以选择作为GPIO使用（上电时HPIENA管脚或者HPI16管脚为低），这样我们可以利用其中的两个管脚来作为I2C中的SCL和SDA。在I2C中SDA是双向管脚，而DSP的GPIO的方向要通过寄存器来配置为输入或者输出，所以在实现I2C总线时，要经常在需要的时候变换GPIO（作为SDA的那个）的方向大功率电感贴片电感器。对GPIO的操作是通过寄存器来完成：当设为输出时，向寄存器写入要输出的值；设为输入时，从该寄存器读入管脚上的值。
在实现I2C总线时，还需注意下面几点：作为SDA的那个GPIO应该接上拉电阻；AIC23只可写不可读；AIC23的设备地址当CS为低时是0011010b，CS为高时是0011011b。
DSP的软件设计
DSP需要处理来自和发向AIC23的数据，从而达到采集和播放声音。
从上面的分析我们知道，这些数据都是通过DSP的McBSP交换的。McBSP可以有三种方式跟CPU通信：每收到或发送一个单元，置标志位，CPU轮询此标志位；每收到或发送一个单元，给CPU发送中断；通过DMA收到或发送完一组单元，再给CPU中断。通常，为了减轻CPU负担，都采用第三种方法。
采用DMA的方式，即串口每发送或接受到一个单元，都会自动触发DMA将其搬送到一个内部的Buffer，等Buffer满了再通过中断方式告诉CPU处理。这时DMA最好采用ABU（Auto Buffering）模式，在这种模式下，DMA会在两个Buffer（其实是一个大Buffer的前一半和后一半）之间自动切换，每个Buffer满了（接收）或空了（发送）都会给CPU发出中断，在CPU处理这个Buffer的时候，DMA会自动去操作另一个Buffer。采用这种方式可以有效防止Buffer中的数据在串口速率较高时被新数据冲掉的问题。
在DMA的中断服务程序中为了可靠可以把这个Buffer的数据再拷贝到另一个待处理的空间，即两级Buffer，然后置标志位，CPU在主程序中查询标志位然后作出相应的处理。DMA操作的Buffer可以通过寄存器配置，Buffer的大小和起始位置应设置正确。在指定Buffer的起始位置时应该注意，起始位置应该为大于Buffer大小的下一个2的整数幂的倍数。例如，在8K、16bit采样的情况下，以20ms数据为Buffer大小，那么一次处理的数据是8000×32×0.02＝5120bit＝320word。所以，DMA的电感生产厂家Buffer应为640word（两个320word Buffer）大小，而Buffer的起始地址应该为1024=2^10>640的整数倍，如0x7000，0x7400……
DSP与异步串口间的通信
DSP与PC机交换声音数据可以通过异步串口实现（近端RS－232或者远端RS－485再到RS－232）。下面简单介绍如何利用DSP的McBSP实现RS－232协议从而跟PC机的串口通信。
首先，因为McBSP和RS－232电平不同，之间需要加一个MAX232这样的电压转换芯片。同时，DSP的McBSP是一个三线同步串口，而RS－232只需一根数据线（单向）即可通信，所以在实现异步串口时，首先硬件连接应该如下：
功率更大、尺寸更小和温度更低的负载点 DC/DC 每一代高端处理器、FPGA 和 ASIC 都因更重的负载而增加了电源的负担，但是系统设计师很少为了符合这种功率增大的情况而额外分配宝贵的系统电路板空间。由于广泛需要更多专用和安装在电路板上的电源，以向
基于TMS320DM270平台的数码摄像机的设计与实现 21世纪是数码时代，数字类消费产品的需求量正在进行着惊人的增长。在这些产品中，视频类产品的比重相当的大，在人们的日常生活中越来越普及。在这些产品中，无论是数码摄像机，还是具有摄像功能的手机，其最核心
消除影响JESD204B链路传输的因素 JESD204B串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。作为第三代标准，它提供更高的通道速率最大值(每通道高达12.5 Gbps)，支持确定延迟和谐波帧时钟。此外，得益于转换器
