当前位置：首页 > 知识园地
一套数字音频采集、播放和传输系统的实现
发布时间:2018-06-12 阅读：次 [打印文章] [关闭窗口]
从上图可以看出， McBSP串口的接收帧信号和接收数据线连在一起，这样做的目求购电感的是为了利用异步帧的开始位（低有效）来给McBSP一个帧信号。显然，这时DSP的帧信号应设置为低有效且接收延时应设置为'1'。
同步－异步转换的基本原理就是对异步信号过采样得到同步信号，例如一般是对异步信号的每个bit用同步信号的一个字来表示（即16个'1'－0xffff或16个'0'－0x0000）。可参看下图（上边为异步信号，下边为同步信号）：
差模电感
串口的发送和接收都采用DMA方式，Buffer的大小为：1＋8＋1（无校验位，结束位长度为1）＝10word。同步－异步具体转换在软件上实现：
对于发送来说，较为简单，就是对每一个Byte的每个bit用一个word（16bit）进行代替，加上开始位、结束位。然后判断是否可以发送（通过发送完毕标志），如果可以则把这10个word放入Buffer，启动DMA即可。在发送中断服务程序中需要作的是停止发送DMA，并置发送完毕标志有效。
接收相对发送麻烦一些，需要对接收到的每一个字进行判断从而恢复每一个bit，例如可以认为收到0000 1111 1111 0000b为'1'，其余为'0'。过滤掉开始位（'0'）和结束位（'1'），恢复的8个bit就合成一个Byte。这些应该在接收中断服务程序里面做。
还有就是同步串口时钟的选择，一定要稍大于设计速度，比如，三脚电感在跟57.6K的RS－232通信时，时大功率电感钟应该为57.6×16＝921.6K，实际配置串口分频寄存器时应该稍大于这个速度，否则就可能由于没有正确检测到停止位而出现错误。
更详细的同步－异步转换设计流程跟我们的主题无关，有很多文章有具体的描述，这里就不主要讨论了。
至此，一个较为完整的系统就建立了。此系统可以完成对语音或者音频信号的采集和播放，同时通过DSP内部的压缩算法，如g.729或者MP3传给PC机进行储存和传输。
附录：
AIC23的内部寄存器中的一些主要设置bit：
1． LINE IN左声道音量控制寄存器：
LIM：静音
LIV【4：0】：音量控制2． LINE IN右声道音量控制寄存器：
RIM：静音
RIV【4：0】：音量控制3． 耳机左声道音量控制寄存器：
LHV【6：0】：音量控制4． 耳机右声道音量控制寄存器：
RHV【6：0】：音量控制5． 模拟通道控制寄存器
BYP：Bypass模式
INSEL：ADC输入选择，0－LINE IN、1－麦克风
MICM：麦克风静音6． 数字通道控制寄存器
DACM：DAC静音
ADCHP：ADC高通滤波器开关选择7． 省电控制寄存器
OFF：Device Power off
CLK：Clock Power off
OSC：Oscillator Power off
OUT：Ou塑封电感tputs Power off
DAC：DAC Power off
ADC：ADC Power off
MIC：MIC Power off
LINE：LINE IN Power off8． 数字接口格式寄存器：
MS：工作模式Master or Slave
LRSWAP：DAC左右声道交换
LRP：I2S模式下，LRCIN低左声道或右声道
D共模电感SP模式下，MSB在LRCIN有效后1st或者2nd BCLK沿出现
IWL【1：0】：采样Bit长度
FOR【1：0】：DSP格式，即帧信号后跟左右声道两个字
I2S格式，帧信号占空比50％，高低各是左右声道9． 采样率寄存器：
CLKIN：时钟输入选择，0－MCLK，1－MCLK/2
CLKOUT：时钟输出选择，0－MCLK，1－MCLK/210． 数字接口激活寄存器：
ACT：激活开关11． Reset寄存器
RES：写入0重启功率更大、尺寸更小和温度更低的负载点 DC/DC 每一代高端处理器、FPGA 和 ASIC 都因更重的负载而增加了电源的负担，但是系统设计师很少为了符合这种功率增大的情况而额外分配宝贵的系统电路板空间。由于广泛需要更多专用和安装在电路板上的电源，以向
基于TMS320DM270平台的数码摄像机的设计与实现 21世纪是数码时代，数字类消费产品的需求量正在进行着惊人的增长。在这些产品中，视频类产品的比重相当的大，在人们的日常生活中越来越普及。在这些产品中，无论是数码摄像机，还是具有摄像功能的手机，其最核心
消除影响JESD204B链路传输的因素 JESD204B串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。作为第三代标准，它提供更高的通道速率最大值(每通道高达12.5 Gbps)，支持确定延迟和谐波帧时钟。此外，得益于转换器
