当前位置：首页 > 行业资讯
优化PCB布局实现高速ADC设计
发布时间:2018-08-09 阅读：次 [打印文章] [关闭窗口]然而，并非所有的电容“生来平等”，即使来源于同一供应商，其工艺、尺寸和样式也有差别。如果未使用正确的电容，则不论是采用多个电容还是采用几种不同类型的电容，其结果都会给PDS带来反作用。
放置电容或者使用不同的电容工艺和型号都有可能形成电感环路，它们将对系统内的频率做出不同响应以及彼此之间发生谐振（图5）。
了解系统所用电容类型的频率响应非常重要。随便选用电容会让设计低阻抗PDS系统的努力付诸东流。
要设计出合格的PDS，需要使用各种电容（再见图4）。PCB上使用的典型电容值只能将直流或者接近直流的约500MHz频率范围内的阻抗降低。在500MHz以上时，电容将由PCB形成的内部电容决定。电源平面和接地平面是否叠置得足够紧密？
为此，请设计一个支持较大平面电容的PCB层叠结构。例如，六层堆叠结构可能包含顶部信号层、第一接地层、第一电源层、第二电源层、第二接地层和底部信号层。规定第一接地层和第一电源层在层叠结构中彼此靠近。将这两层的间距设定为2~4mil，将形成一个固有的高频平面电容。
图5：通过了解电容类型和布局可将环路电感降至最小，从而防止出现较高的PDS阻抗。
此电容的最大优点在于它免费，您只需要在PCB制造笔记中进行说明即可。如果必须分割电源平面，并在同一平面上具有多个VDD电源轨，则应使用尽可能大的电源平面。不要留下空洞，同时还应注意敏感电路。这将使该VDD平面的电容达到最大。
如果设计允许存在额外的层（本例中由六层变为八层），则应将两个额外的接地平面放在第一和第二电源平面之间。在核心间距同样为2~3mil的情况下，层叠结构的固有电容将会加倍（图6）。此结构更易于设计，然后，可添加更多分立高频电容以保持低阻抗。
图6：通过设计具有邻近电源平面和地平面的PCB堆叠结构，可在PCB中得到高频电容。这将在较高频率下满足较低阻抗。
对于PDS而言，将响应电源电流需求时出现的电压纹波降至最低非常重要，但这点却常被忽略。所有电路都需要电流，有些电路需求量较大，有些电路则需要以较快的速率提供电流。采用充分去耦的低阻抗电源或接地平面以及良好的PCB层叠，可以将因电路电流需求而产生的电压纹波降至最低。
根据使用的去耦策略，如果系统设计的开关电流为1A且PDS的阻抗为10mΩ，则最大电压纹波为10mV。计算公式很简单：V=IR。
凭借完美的PCB堆叠，便可覆盖高频范围，同时，在电源平面的起始入口点和大功率或浪涌电流器件周围使用传统去耦，便可覆盖低频范围（《500MHz）。这将确保PDS阻抗在整个频率范围内均为最低。
没有必要在各处都布置电容，也没有必要为了把电容布置在正对着每个IC的位置，而破坏所有的制造规则。如果需要采用这种过激的措施，则说明电路中存在其它问题。
图7：注意：作为噪声层的PCB堆叠可能位于下方，从而可能耦合信号到敏感的模拟电路、层或者平面。
平面耦合
一些布局不可避免地具有重叠电路平面（图7）。有些情况下可能是敏感的模拟平面（无论是电源、接地还是信号），下一层则是高噪声的数字平面。大多数设计人员认为这无关紧要，因为该平面位于另一层。因此，我们来做一个简单测试。
以某一层为例，在任一平面上注入信号。现在将与该相邻层交叉耦合的另一层连接至频谱分析仪。可以看到有多少信号耦合到了相邻层吧？即使两者间距为40mil，在某种意义上它却仍是电容，因此，在某些频率下仍会耦合信号至相邻平面（图8）。
图8：高频处，标准FR4材料上的层间耦合可能无处不在（40~60dB），请注意隔离。对于特定设计可能足够，但隔离应视应用而定。
[稳压电源]整流电路中的疑问本帖最后由触动心弦于2016-4-2223:42编辑
对于整流滤波电路有几个疑问
1、为什么输出负载电阻减小，纹波电压会变大？
2、输出电阻较小时，为什么有电容滤波的输出波形和没有滤波DC降压电路中一些元器件使用疑问咨询图中输入是60VDC，输出是13VDC，其他的工作原理大致能分析出来，但是对于R290和C230的作用没有了解，大家看了谁明白了点拨下啊，谢谢了。
这俩关键元件不知道作用，LZ是如何大致知道其[DCDC]5v转3.3有没有5v转3.3的开关稳压ic推荐下，电流1A以上，封装sot求大神回复w要求不明型可以自已搭一射极跟随器，无需任何转换芯片为什么一定要开关稳压？线性稳压不是很好forgot发表于2015-
