当前位置：首页 > 行业资讯
基于流水线技术的并行高效FIR滤波器设计
发布时间:2017-03-07 阅读：次 [打印文章] [关闭窗口]采用流水线技术和加法器的资源共享技术可以更好地提高常数乘法器的优越性。16比特输入、14比特常数的这种方法的常数乘法器的结构如图4所示。
3 FIR滤波器的FPGA实现
按照第2节所描述的第三种优化方法实现常数乘法器，乘法器输出以后按照图4所示的滤波器结构，通过流水线技术的加法器可以实现高效的滤波器。值得注意的是：在乘法器输出的时候需要对输出的数据进行一位扩展，可以避免加法器电感生产的溢出问题。
为了有效地利用资源，先通过多路复用器将输入的序列复选出来，这样所有常数乘法器可以共用一个多路复用器，然后通过ROM查表方法实现常工型电感数乘法器。优化后的原理结构如5所示。
4 FIR滤波器的电路设计与仿真结果
在数字滤波器设计时，首先根据滤波器的频率特电感厂家性，选定滤波器的长度和每一节的系数。就目前的设计手段而言，对节数和系数的计算可以采用等波动REMEZ逼近算法编程计算。但是，目前最好的方法还是使用使用的EDA软件来完成。在选择了设计方法和设计要求后，计算出各节系数，并以图形的直观形式显示幅频、相频、冲激响应和零极点图。
图6是一个采用等波动设计方法生成的均方根升余弦（RRC）FIR滤波器的频电感器生产域特性。其中，滚降系数为0.35，输入数据率是2.048M模压电感Hz。
由于在数字滤波器中，各节系数字长有限，所以还要对计算出来的实系数进行量化处理，即浮点数向定点数转换。系数量化后的频域特性如图7所示，量化字长为12。
笔者采用流水线技术，根据得到的滤波器系数用VHDL语言编写了滤波器程序。为了充分利用FPGA中四输入查找表的电路结构，一般采用每8节为滤波器的一个基本单元。设计中通过采用流水线技术提高速度，对于更多阶数滤波器的设计，可以采用扩展的方法来实现。仿真结果如图8所示。
串口现场评分系统的研制1 引言评委在现场手写评分是体育文艺加试和体育、文艺比赛常用的评分方式，评分后，由专人汇总，输入到计算机进行数据处理和存储，整个工作流程费时费力，尤其在数据安全性方面存在隐患，有修改评分、发生作弊的可
基于Linux的虚拟试妆系统设计随着社会的进步，人们对自身形象愈加重视，化妆成为女性一门必修课。如何选择合适的化妆品对于不少女性来说是一项难题。近几年针对该问题提出了多种虚拟试妆解决方案。包括通过浏览器进行本地与远程服务器交互方案及
【labview中实时画图】各位大神们，在labview中能实现实时画图功能吗？就是实时画正方形，圆等简单图形，但是画的过程是可视的，不能一笔画出来。请问怎么实现呢？
给你吧试试看￥%……%&*（）
